Edellisessä Half Subtractor Circuit -oppaassa olimme nähneet, kuinka tietokone käyttää yhden bitin binaarilukuja 0 ja 1 vähennykseen ja luo Diff- ja Borrow-bittejä. Tänään opimme Full-Subtractor -piirin rakentamisesta.
Täysi vähennyspiiri
Half Subtractor -piirillä on suuri haittapuoli; meillä ei ole mahdollisuutta tarjota lainaa bittiä vähennyslaskuun Half-Subtractorissa. Siinä tapauksessa, että koko Vähennyslaite rakentaminen, voimme todella tehdä Lainan tulopuolella piirejä, ja se voisi vähentää sitä muiden kaksi sisääntuloa A ja B niin, että kyseessä on koko Vähennyslaite Circuit meillä on kolme tuloa, A, joka on minuend, B joka on aliarvioitu ja lainaa sisään. Toisaalta saamme kaksi lopullista lähtöä, Diff (ero) ja Borrow out.
Käytämme kahta puolisubtraktoripiiriä, joissa on ylimääräinen TAI-portti, ja saamme täydellisen täydellisen subtraktoripiirin, sama kuin aiemmin nähty Full Adder -piiri.
Katsotaan lohkokaavio,
Yllä olevassa kuvassa lohkokaavion sijaan näytetään todelliset symbolit. Aikaisemmassa puolisubtraktorin opetusohjelmassa olimme nähneet kahden logiikkaportin totuustaulukon, jolla on kaksi syöttövaihtoehtoa, XOR- ja NAND-portit. Tässä lisätään ylimääräinen portti piiriin, TAI portti. Tämä piiri on hyvin samanlainen kuin täyden summaimen piiri ilman NOT-porttia.
Täyden vähennyspiirin totuustaulukko
Kun Full Subtractor -piiri käsittelee kolmea tuloa, Totuus-taulukko päivitettiin myös kolmella tulosarakkeella ja kahdella lähtö sarakkeella.
| Lainaa sisään | Tulo A | Tulo B | DIFF | Lainaa |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
Voimme myös ilmaista koko Subtractor-piirirakenteen Boolen lausekkeella.
DIFF: n tapauksessa ensin XOR: n A- ja B-tulot, sitten taas XOR: n lähdöt Borrow in -toiminnolla . Joten, ero on (A XOR B) XOR lainaa sisään.Voimme ilmaista sen myös:
(A ⊕ B) ⊕ Lainaa sisään.
Nyt, kun lainaa, se on:
jota voidaan edelleen edustaa
CSS-vähennyspiirit
Tästä lähtien kuvasimme yhden bittisen täyssubtraktoripiirin rakentamisen logiikkaporteilla. Mutta entä jos haluamme vähentää kaksi, useampi kuin yksi bittiluku?
Tässä on täyden vähennyspiirin etu. Voimme kaskada yhden bitin täydet vähennyspiirit ja voimme vähentää kaksi monibittistä binäärilukua.
Tällaisissa tapauksissa kaskadoitua täyslisäpiiriä voidaan käyttää EI porttien kanssa. Voisimme käyttää 2: n kohtelumenetelmää, ja se on suosittu tapa muuntaa täysi summainpiiri täydelliseksi vähennyslaskijaksi. Tällöin me invertoimme yleensä täyden summaimen subtrahend-tulojen logiikan invertterillä tai NOT-portilla. Lisäämällä tämä ei-käänteinen tulo (Minuend) ja Käänteinen tulo (Subtrahend), kun täyden summaimen piirin kantotulo (LSB) on Logic High tai 1, vähennämme nuo kaksi binääriä 2: n komplementtimenetelmässä. Full-summaimen (joka on nyt täysi vähennyslaskuri) lähtö on Diff-bitti ja jos käännämme suorituksen käänteiseksi, saamme Borrow-bitin tai MSB: n. Voimme itse asiassa rakentaa piirin ja tarkkailla lähtöä.
Täyden vähennyspiirin käytännön esittely
Käytämme Full Adder -loogista sirua 74LS283N ja NOT gate IC 74LS04. Käytetyt komponentit
- 4-napaiset dip-kytkimet 2 kpl
- 4kpl punaiset LEDit
- 1kpl vihreä LED
- 8kpl 4.7k vastukset
- 74LS283N
- 74LS04
- 13 kpl 1k vastuksia
- Leipälauta
- Johtojen liittäminen
- 5 V: n sovitin
Yllä olevassa kuvassa 74LS283N näkyy vasemmalla ja 74LS04 oikealla. 74LS283N on 4-bittinen täysi Subtractor TTL -piiri, jossa on Carry look forward -ominaisuus. Ja 74LS04 on EI portti-IC, sen sisällä on kuusi EI porttia. Käytämme niitä viisi.
Tappi kaavio on esitetty kaavamainen.
Piirikaavio näiden IC: iden käyttämiseksi Full-Subtractor -piirinä
- IC 74LS283N: n ja 74LS04: n pin-kaavio on esitetty myös kaaviossa. Tappi 16 ja nasta 8 ovat VCC ja Ground, vastaavasti
- 4 taajuusmuuttajaporttia tai EI porttia on kytketty nastojen 5, 3, 14 ja 12 poikki. Nämä nastat ovat ensimmäinen 4-bittinen numero (P), jossa nasta 5 on MSB ja nasta 12 on LSB.
- Toisaalta nastat 6, 2, 15, 11 on toinen 4-bittinen numero, jossa nasta 6 on MSB ja tappi 11 on LSB.
- Nastat 4, 1, 13 ja 10 ovat DIFF-lähtö. Nasta 4 on MSB ja nasta 10 on LSB, kun lainaa ei ole.
- SW1 on alikäyttö ja SW2 on Minuend. Yhdistimme Carry in pin (Pin 7) 5V: iin, jotta siitä olisi Logic High. Sitä tarvitaan 2: n täydennykseen.
- 1k-vastuksia käytetään kaikissa tuloliittimissä logiikan 0 tuottamiseksi, kun DIP-kytkin on OFF-tilassa. Vastuksen ansiosta voimme siirtyä logiikasta 1 (binääribitti 1) logiikkaan 0 (binääribitti 0) helposti. Käytämme 5 V: n virtalähdettä.
- Kun DIP-kytkimet ovat PÄÄLLÄ, tulonastat oikosulkeutuvat 5 V: lla, jolloin nämä DIP-kytkimet ovat logiikan korkeita; käytimme punaisia ledejä edustamaan DIFF-bittejä ja vihreää led-lainaa-bittiä.
- R12-vastus, jota käytetään vetäytymiseen 74LS04: n vuoksi, ei pystynyt tarjoamaan riittävästi virtaa LEDin käyttämiseen. Myös nasta 7 ja nasta 14 ovat vastaavasti 74LS04: n maadoitettu ja 5 V: n nasta. Meidän on myös muunnettava Laina ulos -bitti, joka tulee täydestä summaimesta 74LS283N.
Katso lisätietoja esittelyvideosta alla, jossa olemme osoittaneet vähentävän kaksi 4-bittistä binäärilukua.
Tarkista myös edellinen yhdistelmälogiikkapiiri:
- Half summaimen piiri
- Täysi summainpiiri
- Puoli vähennyspiiri